Attorney Docket No.: 2102475-992011

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants:

Kitagawa, et al.

Serial No.

Not yet assigned

Group Art Unit:

Not yet assigned

Filed:

November 25, 2003

Examiner:

Not yet assigned

Title:

IMPEDANCE TRIMMING CIRCUIT

EXPRESS MAIL NUMBER: <u>EV 302278149 US</u>

DATE OF DEPOSIT: November 25, 2003

I hereby certify that this paper is being deposited with the United States Postal Service "EXPRESS MAIL Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to: Mail Stop PATENT APPLICATION, Commissione for Patents, P.O. Box 1450, Alexandria, VA 22313.

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119 AND THE INTERNATIONAL CONVENTION

Assistant Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY	APPLICATION NO.	MONTH/DAY/YEAR	
Japan	2003-307766	August 29, 2003	
Japan	2003-113191	April 17, 2003	

Attorney Docket No.: 2102475-992011

A Certified copy of the corresponding Convention Applications are being submitted herewith.

Respectfully submitted,

GRAY CARY WARE & FREIDENRICH LLP

Dated: November 25, 2003

Βv

Edward B. Weller Reg. No. 37,468 Attorney for Applicant

GRAY CARY WARE & FREIDENRICH

2000 University Avenue East Palo Alto, CA 94303 Telephone: (650) 833-2436 Facsimile: (650) 833-2001

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月17日

出 願 番 号

Application Number:

特願2003-113191

[ST.10/C]:

[JP2003-113191]

出 願 人
Applicant(s):

株式会社東芝

東芝アイティー・ソリューション株式会社

2003年 6月24日

特許庁長官 Commissioner, Japan Patent Office 人和信一體門

特2003-113191

【書類名】 特許願

【整理番号】 A000301747

【提出日】 平成15年 4月17日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/08

【発明の名称】 インピーダンス調整回路

【請求項の数】 11

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 北川 信孝

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 高田 秀一

【発明者】

【住所又は居所】 神奈川県川崎市幸区堀川町66番地2 東芝アイティー

・ソリューション株式会社内

【氏名】 佐々木 信之

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【特許出願人】

【識別番号】 301063496

【氏名又は名称】 東芝アイティー・ソリューション株式会社

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705037

【包括委任状番号】 0117417

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 インピーダンス調整回路

【特許請求の範囲】

【請求項1】 第1内蔵抵抗と外部抵抗とが第1ノードを介して直列接続される第1直列回路と、内蔵基準電圧が第1入力端子に入力され、第2入力端子が前記第1ノードに接続され、出力端子が前記第1直列回路に接続される第1オペアンプとから構成される共通バイアス部と、

第2内蔵抵抗とインピーダンス模擬抵抗とが第2ノードを介して直列接続される第2直列回路と、第1入力端子が前記第1ノードに接続され、第2入力端子が前記第2ノードに接続されるコンパレータと、前記コンパレータの出力信号をクロック信号でラッチし、複数の切り替えコードを生成するコード制御回路と、前記複数の切り替えコードにより、前記インピーダンス模擬抵抗の抵抗値を切り替える切り替え回路とから構成されるインピーダンストリミング部とを具備し、

前記第1オペアンプの出力端子は、前記第2直列回路にも接続され、前記コード制御回路の出力信号は、ターゲットインピーダンス調整回路に入力されることを特徴とするインピーダンス調整回路。

【請求項2】 前記共通バイアス部と前記インピーダンストリミング部とからなる対は、1つ又は複数存在することを特徴とする請求項1記載のインピーダンス調整回路。

【請求項3】 前記インピーダンス模擬抵抗は、出力バッファを含んでいる ことを特徴をする請求項1記載のインピーダンス調整回路。

【請求項4】 前記インピーダンス模擬抵抗は、入力インピーダンス、終端抵抗、プルアップ抵抗又はプルダウン抵抗を含んでいることを特徴とする請求項1記載のインピーダンス調整回路。

【請求項5】 前記切り替え回路における前記複数の切り替えコードと前記 インピーダンス模擬抵抗の抵抗値との関係は、逆数、折れ線、又は、S字の関係 を有していることを特徴とする請求項1記載のインピーダンス調整回路。

【請求項6】 前記第1及び第2内蔵抵抗の抵抗値は、パッケージ、リード 又はフレームに寄生する寄生抵抗を含み、前記インピーダンス模擬抵抗の抵抗値 の調整範囲をシフトするために調整されることを特徴とする請求項1記載のイン ピーダンス調整回路。

【請求項7】 前記外部抵抗は、外部高精度抵抗であり、前記第1及び第2 内蔵抵抗の抵抗値は、前記外部抵抗の値に基づいて切り替えられることを特徴と する請求項1記載のインピーダンス調整回路。

【請求項8】 前記第1及び第2内蔵抵抗の抵抗値は、パッケージ及びリードフレームに寄生する寄生抵抗、並びに、前記外部抵抗の値に基づいて切り替えられることを特徴とする請求項1記載のインピーダンス調整回路。

【請求項9】 前記第1内蔵抵抗は、第1及び第2抵抗素子から構成され、 前記第1抵抗は、設計時点での前記内蔵基準電圧の値と使用時点での前記内蔵基 準電圧の値との差の電圧を発生させ、前記第1及び第2抵抗素子の抵抗値は、

Rext:Rlunder+Rlupper=Rtrim:Rt

但し、Rextは、前記外部抵抗の抵抗値、Rlunderは、前記第1抵抗素子の抵抗値、Rlupperは、前記第2抵抗素子の抵抗値、Rtrimは、前記インピーダンス模擬抵抗の抵抗値、Rtは、前記第2内蔵抵抗の抵抗値。

の関係を満足するように、前記内蔵基準電圧の値に応じて調整されることを特 徴とする請求項1記載のインピーダンス調整回路。

【請求項10】 前記外部抵抗に代わり、前記第1及び第2内蔵抵抗及び前記インピーダンス模擬抵抗よりも高精度な内蔵抵抗を用いることを特徴とする請求項1記載のインピーダンス調整回路。

【請求項11】 前記インピーダンストリミング部は、第2オペアンプを有し、前記第2オペアンプの第1入力端子は、前記第1直列回路に接続され、前記第2オペアンプの第2入力端子及び出力端子は、前記第2直列回路に接続されることを特徴とする請求項1記載のインピーダンス調整回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、出力インピーダンス、入力インピーダンス、終端抵抗などのインピーダンスマッチングを行い、信号の反射を抑え、高速シリアル信号の高品質な転

送を行うための、インピーダンス調整回路を内蔵したLSIに関し、特に、髙精度かつ自動的に調整するトリミング回路に使用される。

[0002]

【従来の技術】

従来、USB2.0での(480Mbps)やLVDS(数Gbps)などの 高速インターフェイスにおいて、入力インピーダンス、駆動インピーダンス、プ ルアップ/プルダウン抵抗などを規格値(例えば、±10%)に合わせることは 、転送信号の波形の反射を抑え、高品質な高速信号伝送を行うに当たって、必要 不可欠であった。

[0003]

しかしながら、LSI製造工程で作り込んだ抵抗素子のバラツキ(例えば、±20%)や、出力トランジスタのオン抵抗の温度・電源電圧・閾値依存性など(例えば、ワーストベスト=倍/半分)が大きく、何らかの調整回路が必要とされていた。

[0004]

従来技術の第1例として、非特許文献1を示す。

非特許文献1では、図13及び図14に示すように、オペアンプは、外部抵抗Rextの電圧降下を内部基準電圧Vrefに調整する。オペアンプの出力信号は、2つのPチャネルMOSトランジスタのゲートに供給される。出力バッファの出力信号は、プラスとマイナスの差動出力として、Data+端子とData-端子に、内蔵抵抗の電圧降下により得られる。この回路は、データ転送のための回路とは別に、調整のための補助回路を有している。補助回路は、VA端子の電位がVrefに最も近くなるようなコードを見付け出す制御を行う。

[0005]

この場合、出力インピーダンスは、内蔵抵抗及びMOS抵抗となるが、この従来例では、この値を、45Ω±5Ωに調整している。即ち、コンパレータと制御回路でMOSトランジスタのサイズを調整し、最もエラーの小さいコードを見付け出して、MOSトランジスタのサイズを加減し、そのコードを出力バッファに与える。

[0006]

しかしながら、この方法では、基準電圧のバラツキ、オペアンプの入力オフセット電圧、PチャネルMOSトランジスタからなる電流源の電流比のバラツキ、MOS抵抗のバラツキなど、種々のバラツキ要因の影響を受けるため、実際には、高精度に調整することは困難であった。

[0007]

例えば、PチャネルMOSトランジスタからなる電流源の電流比が、5%程度、ばらついた場合には、このバラツキだけで、出力インピーダンス45Ω±5Ωのバラツキ許容範囲となってしまう。このため、歩留りの低下、製造工程の管理に労力を要するなどのデメリットが生じ、現実的に、精度良く、調整することが困難となる。

[0008]

さらに、従来技術の第2例として、非特許文献2を示す。

非特許文献2では、図15に示すように、外部から与えられる基準電圧Vre fと、外部抵抗と内蔵トリミング抵抗による分圧電圧とが最も等しくなるように、内蔵トリミング抵抗の値を切り替え、その切り替えコードを、入力終端抵抗の切り替えに反映させる。

[0009]

内蔵トリミング抵抗は、図16に示すように、IPとINの間に直接接続される抵抗ROと、コードによりオン/オフが制御されるスイッチを介して接続される抵抗R1~R8とから構成される。

[0010]

図17に示すように、内蔵抵抗のバラツキ範囲を考慮して、抵抗R0の値は、 予め大きな値とし、抵抗R1~R8を順次接続する事で、内蔵トリミング抵抗の 調整を広範囲で行い、規格値100 Ω ±10 Ω の範囲に入るようにしている。

[0011]

しかしながら、この方法では、外部に、基準電圧 V r e f を発生させる回路と 高精度な2つの抵抗が必要となるため、コストが増大するという問題がある。ま た、この方法は、入力の終端部に使えるだけである。出力インピーダンスの調整 は、従来技術の第1例に示すように、出力バッファのオン抵抗を含めて調整しな ければならない。

[0012]

従来技術の第3例として、特許文献1を示す。

特許文献1では、図18に示すように、外部抵抗RQの電圧降下VZQが電源 VDDQの1/2になるように、オペアンプによりPチャネルMOSトランジス タからなる電流源の電流を調整している。また、カレントミラーにより、出力ド ライバに電流を流し、その電圧降下がVZQに等しくなるように、出力ドライバ のサイズを調整する。

[0013]

この場合でも、オペアンプのオフセット電圧や、カレントミラー電流のバラツキなど、これらの要因が、直接、出力抵抗のバラツキに影響するため、高精度に調整することには限界があった。

[0014]

【特許文献1】

特開2001-94048号公報

[0015]

【特許文献2】

特開平8-335871号公報

[0016]

【特許文献3】

特開平11-31960号公報

[0017]

【非特許文献1】

ESSCIRC2001 "A New Impedance Control Circuit for USB2.0 Transceiver" Koo K.-H. SAMSUNG Electronics (http://www.esscirc.org/esscirc2001/C01_Presentations/5.pdf)

[0018]

【非特許文献2】

ESSCIRC2001 "Digitally tuneable on- chip line termination resist or for 2.5Gbit/s LVDS receiver in $0.25\,\mu$ m standard CMOS technology" M. Kumric, F. Ebert, R. Ramp, K. Welch Alcatel SEL Stuttgart (http://www.esscirc.org/esscirc2001/C01_Presentations/98.pdf)

[0019]

【発明が解決しようとする課題】

このように、従来では、LSI製造工程のバラツキの影響を排除し、高精度のトリミングを実現すると共に、少ない外部部品で構成することができるインピーダンス調整回路が切望されていた。

[0020]

本発明の目的は、LSI製造工程のバラツキの影響を排除し、高精度のトリミングを実現すると共に、少ない外部部品で構成することができるインピーダンス調整回路を提供することにある。

[0021]

【課題を解決するための手段】

本発明の例に関わるインピーダンス調整回路装置は、第1内蔵抵抗と外部抵抗とが第1ノードを介して直列接続される第1直列回路と、内蔵基準電圧が第1入力端子に入力され、第2入力端子が前記第1ノードに接続され、出力端子が前記第1直列回路に接続される第1オペアンプとから構成される共通バイアス部;及び、第2内蔵抵抗とインピーダンス模擬抵抗とが第2ノードを介して直列接続される第2直列回路と、第1入力端子が前記第1ノードに接続され、第2入力端子が前記第2ノードに接続されるコンパレータと、前記コンパレータの出力信号をクロック信号でラッチし、複数の切り替えコードを生成するコード制御回路と、前記複数の切り替えコードにより、前記インピーダンス模擬抵抗の抵抗値を切り替える切り替え回路とから構成されるインピーダンストリミング部とを備え、前記第1オペアンプは、前記第2直列回路にも接続され、前記コード制御回路の出力信号は、ターゲットインピーダンス調整回路に入力される。

[0022]

【発明の実施の形態】

以下、図面を参照しながら、本発明の例に関わるインピーダンス調整回路について詳細に説明する。

[0023]

1. 概要

まず、本発明の例に関わるインピーダンス調整回路は、基準電圧回路、内蔵抵抗R1、高精度外部抵抗Rext及びオペアンプOP1から構成される共通バイアス回路と、別の内蔵抵抗Rto、ドライバ模擬抵抗Rdrv、出力インピーダンス模擬抵抗Rto_trim、オペアンプOP1、コンパレータCMP及びコード制御回路から構成される出力インピーダンス調整回路とを有する。

[0024]

そして、内蔵抵抗の抵抗値をR1、高精度外部抵抗の抵抗値をRext、別の内蔵抵抗の抵抗値をRto、ドライバ模擬抵抗の抵抗値を、Rdrv、出力インピーダンス模擬抵抗の抵抗値を、Rto_trimとした場合に、

 $Rext:R1 = (Rdrv + Rto_trim):Rto$

の関係、又は、これに最も近い関係となるように、Rto_trimの値を切り替え、この切り替え情報をドライバ回路へ反映させる。

[0.025]

また、本発明の例に関わるインピーダンス調整回路は、さらに、別の内蔵抵抗 Rti、入力インピーダンス模擬抵抗Rti_trim、オペアンプOP2、コンパレータCMP及びコード制御回路から構成される入力インピーダンストリミング回路を有する。そして、別の内蔵抵抗の抵抗値をRti、入力インピーダンス模擬抵抗の抵抗値をRti_trimとした場合に、

Rext:R1=Rti_trim:Rti

の関係、又は、これに最も近い関係となるように、Rti_trimの値を切り替え、この切り替え情報を入力インピーダンス回路へ反映させる。

[0026]

なお、本発明の例に関わるインピーダンス調整回路は、出力インピーダンス調整回路及び入力インピーダンス調整回路のうちの少なくとも1つを有していればよい。また、出力インピーダンス調整回路のみを使用する場合、入力インピーダ

ンス調整回路のみを使用する場合、又は、これら双方を使用する場合において、 これらの要素は、複数存在していてもよい。

[0027]

2. 第1実施の形態

図1は、本発明の第1実施の形態に関わるインピーダンス調整回路を示している。

[0028]

Rdrv(記号△)は、出力ドライバを表している。共通バイアス部11は、 ノードVr1を介して接続される内蔵抵抗R1及び高精度の外部抵抗Rext、 内部基準電圧VrefとノードVr1の電圧が入力されるオペアンプOP1、P チャネルMOSトランジスタP1、並びに、NチャネルMOSトランジスタN1 を有する。電源VDDに接続されるPチャネルMOSトランジスタP1は、他の 回路に与える低電流バイアスを生成するためのバイアス生成回路であり、付属回 路である。

[0029]

以下、図1に基づき、その動作を説明する。

オペアンプOP1は、電圧Vr1が内部基準電圧Vrefに等しくなるように、NチャネルMOSトランジスタ(電流制御素子)N1のゲート電圧を制御する。電圧Vr2は、電圧Vr1に対し、電流I1による抵抗R1の電圧降下分を加えた値、即ち、Vr2=Vr1+(R1/Rext)×Vr1となる。

[0030]

具体的に計算例を示す。

内部基準電圧Vrefは、例えば、1. $2V\pm5\%$ とする。外部抵抗Rextは、高精度抵抗、例えば、 $12K\Omega\pm0$. 1%とする。電源電圧VDDは、例えば、 $3.3V\pm10\%$ 、オペアンプOP1のオフセット電圧は、例えば、 ±10 mVとする。

[0031]

外部抵抗Rextによる電圧降下値が内蔵基準電圧Vrefに等しくなるように、オペアンプOP1とNチャネルMOSトランジスタ(電流制御素子)N1と

からなる負帰還回路が働く。その結果、Vr1は、Vrefとなる。内蔵基準電 EVrefのバラツキとオペアンプOP1のオフセットによる影響で、精度は、 (1. $2V\pm5\%$) $\pm10mV$ 、つまり、1. $2V\pm0$. 07Vとなる。

[0032]

$$V r 2 = V r 1 + I 1 \times R 1$$

= (1. 2 V±0. 0 7 V) +
(100 μ A±7 μ A) × (2. 4 K Ω±0. 4 8 K Ω)
= 1. 4 4 V±0. 1 3 V

となる。

[0033]

ここで重要なことは、Vr2は、内蔵抵抗R1の外部抵抗Rextに対するバラツキを含む比を検出しているということである。

[0034]

次に、出力インピーダンストリミング部12の動作を説明する。

出力インピーダンストリミング部は、電圧Vr1と電圧Vto1が入力されるコンパレータCMP、電圧Vr2と電圧Vto2が入力されるオペアンプOP2、コンパレータCMPの出力信号を受けるコード制御回路13、NチャネルMOSトランジスタ(電流制御素子)N2、内蔵抵抗Rto、出力インピーダンス模擬抵抗Rto_trim、及び、出力ドライバ模擬抵抗Rdrvから構成される

[0035]

オペアンプOP2は、電圧Vto2が電圧Vr2に等しくなるように、NチャネルMOSトランジスタN2のゲート電圧を制御する。この状態で、電圧Vto1は、Rtoと(Rto_trim+Rdrv)との分圧電圧となるが、重要なことは、RextとR1との比は、Rto_trim+RdrvとRtoとの比

に等しくなることにある。

 $Rext:R1 = (Rto_trim+Rdrv):Rto$

外部抵抗Rextは、高精度である。このため、内蔵抵抗R1,Rto,Rto,Rto_trim,Rdrvの値がそれぞればらついても、一般的には、R1とRtoとの相対精度が良くなるように製造すれば、Rto_trim+Rdrvの値は、正確に、規格値の範囲内に収めることが可能である。

[0036]

コード制御回路13は、例えば、多段シフトレジスタから構成される。Vr1とVto1の比較結果であるコンパレータCMP出力は、クロック信号CLKでシフトする多段シフトレジスタに入力される。シフトレジスタの各段からコードを取り出して、抵抗切り替えを行う。抵抗切り替えを行うに当たっては、例えば、従来技術の第2例で示したものを使用できる。

[0037]

この状態で、クロック信号CLKが何度も供給されるうちに、最も、Vr1とVto1の電位関係が正逆転を切り返す状態、つまり、Vr1とVto1が最も近くて、±を横切る2つの状態を行き来するか、又は、コードが停止して安定することになる。この状態は、Rto_trim+Rdrvが最も規格値に等しくなるコードとなる。

[0038]

具体的に計算例を示す。

オペアンプのオフセット電圧を、例えば、±10mVとすると、

 $V t o 2 = V r 2 \pm 1 0 mV = 1.4 4 V \pm 0.13 V \pm 1 0 mV$ = 1.4 4 V \pm 0.14 V

となる。

[0039]

電流値Itoは、

Vto2/(Rto+Rto_trim+Rdrv) となる。

[0040]

この電流 I t o により、 V t o 1 は、 その電圧効果として、

Vtol = Itol×(Rto_trim+Rdrv) となる。

_

[0041]

依って、

 $Vto1 = Vto2/(Rto+Rto_trim+Rdrv) \times (Rto_trim+Rdrv)$

= $V t o 2 / (1 + R t o / (R t o_t r i m + R d r v))$

となり、Vto2は、Vto2の抵抗比で決定されることになる。

[0042]

コンパレータCMPは、Vr1とVrto1が最も等しくなるように、Rto_trimを選択するので、この時、コンパレータCMPのオフセット電圧を、 $Voffcmp(\pm 20mV)$ とすると、

Vto1 = Vr1±Voffcmpとなる。

[0043]

具体的には、

右辺 = 1.2V±0.07V±0.02V=1.2V±0.09V である。

[0044]

この右辺と左辺Vto1を等しいとすれば、

1. $2V\pm0.09V = (1.44V\pm0.14V)/(1+Rto/(Rto_trim+Rdrv))$

となる。

[0045]

ここで、Rtoと(Rto_trim+Rdrv)からなる出力インピーダンス調整回路は、その消費電流を軽減するために、実際の出力バッファ回路に対して、例えば、6倍の抵抗で構成するものとする。従って、例えば、実際のドライ

バ出力インピーダンスを45Ωとしたい場合、

Rto_trim+Rdrvは、270Ωとなり、

Rtoは、Rext:R1=(Rto_trim+Rdrv):Rtoの関係、即ち、 $12K\Omega:2$. $4K\Omega=270\Omega:54\Omega$ より、

54Ωとなる。

[0046]

また、R to_rim+Rdrv=270 Ω 、Rto_trim=240 Ω 、Rdrv=30 Ω とする。

[0047]

ここで重要なことは、R1とRtoは、同一の集積回路内に形成された抵抗であるため、相対精度良く製造できる、という点にある。また、Rto_trimに関しても、同様に、相対精度良く製造することができるが、Rdrvは、例えば、MOSトランジスタから構成されるため、そのバラツキには、トランジスタ製造バラツキが含まれる。

[0048]

先ほどの式に代入すると、

1. $2V\pm0.09V = (1.44V\pm0.14V)/(1+(Rto/(Rto_trim+Rdrv))$

となり、依って、

となる。

 $R t o / (R t o_t r i m + R d r v) = ((1.44 V \pm 0.14 V) / (1.2 V \pm 0.09 V)) - 1$

[0049]

従って、調整される抵抗Rtotrimを、左辺に書き出すと、

Rto_trim = (Rto/((1.44V±0.14V)/(1.2 V±0.09V))-1)-Rdrv となる。

[0050]

具体的な値を代入する。

 $Rdrv = 30\Omega \pm 20\Omega$

Rto = $54\Omega \pm 10.8\Omega$

とすると、

Rto_trim = ((54Ω±10.8Ω)/((1.44V±0.14V)/(1.2V±0.09V)-1))-(30Ω±20Ω)

[0051]

全てセンター条件であれば、

Rto_trim(センター) = (54 Ω /((1.44V/1.2V) -1))-30 Ω = 240 Ω として計算することができる。

[0052]

つまり、R t o_t r i mが 2 4 0 Ω に最も近づくように調整される場合、結果的に、2 4 0 Ω が最終値として求まることになる。直列になるR d r v = 3 0 Ω と合わせれば、2 7 0 Ω となり、ターゲットとする 4 5 Ω の 6 倍の抵抗に正確に調整されることになる。

[0053]

種々の要因のバラツキを上記計算により求めることができるが、雑多な計算を要することになるため、ここでは、省略する。大事なことは、広いバラツキ範囲を想定し、出力インピーダンス模擬抵抗Rto_trimの調整範囲を広範囲に調整可能としておく点にある。

[0054]

図2は、トリミング回路の調整範囲の実施例を示す。

実際は、ドライバ回路と同じにすると、電流が多く流れてしまう。そこで、電流を絞るために、出力インピーダンス模擬抵抗Rto_trimの値は、6倍程度に大きく設計する。以下の表1では、出力ドライバのインピーダンスに換算して記載している。

[0055]



Rtrm	53.33	*0.8	* 1.2	* 0.9	* 1.1
Rsw	5	3	8	3	8
Code	Тур	(-20%)	. (+20%)	(-10%)	(+10%)
0	58.33	45.67	72.00	51.00	66.67
1	53.70	41.96	66.43	46.83	61.57
2	49.80	38.84	61.76	43.32	57.28
3	46.48	36.19	57.78	40.33	53.63
4	43.62	33.90	54.34	37.76	50.48
5	41.13	31.90	51.35	35.52	47.74
6	38.94	30.15	48.73	33.55	45.33
7	37.00	28.60	46.40	31.80	43.20

[0056]

コード制御回路13を7段シフトレジスタから構成することにより、コード制御回路13の各段の状態を8通りとし、切り替えにより、実際のドライバの出力インピーダンスがどのように変化するかを示している。

[0057]

Rto_trimは、20%、切り替えに必要なスイッチの抵抗は、 $5\Omega+3$ Ω /-2 Ω として、バラツキ範囲を含めて、グラフに示している。

[0058]

トリミング回路は、従来技術の第 2 例の抵抗切り替え部と同じとし、R 0 = 5 3. 3 3 Ω 、各スイッチの抵抗値 = 5 Ω 、R 1, ・・・R 7 = 5 6 0 Ω 、ドライバ抵抗R d r v = 5 Ω として計算している。

[0059]

内蔵抵抗のバラツキを予め考慮して、Rto_trim+Rdrvは、狙い目 (この場合、 45Ω) に対し、大きめの値から小さめの値にコードで切り替え可能であるように設定する。



例えば、ドライバ回路においては、R t o + R d r v は、最大、58.33 Ω 、最小、37 Ω となるように設定している。*0.8や*1.2などは、各々のバラツキや各種依存性を加味したバラツキ計算例である。標準では、コード3とコード4の間で最適な45 Ω を横切っているが、*0.8のベスト条件であっても、コード0とコード1の間、*1.2のワースト条件であっても、コード6とコード7の間で、最適な値を見付け出すことができる。

[0061]

規格値を45Ω±5Ωとした場合でも、内蔵抵抗の±20%のバラツキに対し て調整可能なことが分かる。

[0062]

結局の所、Vr1≒Vto1が等しくなるように、Vt1≒Vto2、Itoなどが制御される訳であり、結果的に、Vrefを始め、このような中間変数は、正確な抵抗比を最終結果とする制御系の中間変数でしかなく、直接の影響が排除されていることが理解できる。

[0063]

さらに、重要なことは、詳細は示さないが、Vref、オペアンプOP1のオフセット、電流のバラツキなどにも、非常に鈍感であることである。R1とRtoの抵抗比については、正確である必要があるが、LSIの中に、ある程度以上の面積で、かつ、接近させて配置すれば、±0.5%以下の相対精度は、容易に実現することができる。

[0064]

図3は、インピーダンス調整回路Rtrimを除き、SPICEを用いて、回路シミュレーションした結果を示している。

[0065]

同図は、縦軸に、コンパレータCMPの入力となるV to 1-V r 1 をとり、 横軸に、 $0\sim10~\mu$ s までの時間をとり、 $3~7~\Omega\sim5~8$. $3~3~\Omega$ まで、R t r i mをリニアに可変させた場合のシミュレーション結果である。これまで述べてきたバラツキ範囲をモンテカルロ法で1~0~0回組み合わせても、下2本のライン以



外の全てのラインは、OVのラインをクロスしており、このことから、調整可能 である事が分かる。

[0066]

図4は、コード制御回路とインピーダンス調整回路の実施例を示している。

[0067]

ここでは、Vto1>Vr1で1を出力するコンパレータCMPにより、抵抗を下げる(コードを上げてRtrimのスイッチをオンさせる)情報を、クロック信号CLKでラッチし、順次、シフトする。

[0068]

この場合、インピーダンス調整回路Rtrimを構成する全てのスイッチ付き抵抗の構成が同じであるとすると、単に、多段シフトレジスタの何段目が1を出力しているかのみが重要となるため、順次、シフトしても構わない。初期状態において、全てのシフトレジスタの値が零になっていても、クロック信号CLKを何回も与えることにより、コードを最適に生成することができる。

[0069]

[0070]

この調整時の様子を図5の動作波形図に示す。

同図では、状態が行き来している様子を示している。

[0071]

3. 第2実施の形態

図6は、本発明の第2実施の形態に関わるインピーダンス調整回路を示している。

[0072]



この実施の形態は、入力インピーダンス調整回路14に関する。この回路は、 先ほどの出力インピーダンス調整回路に比べ、ドライバ模擬抵抗及びドライバ自 身が不用であり、単に、抵抗をトリミングし、得られたコードを用いて、入力イ ンピーダンスを調整する。

[0073]

回路動作については、第1実施の形態における動作と同じであるため、ここでは、省略する。

[0074]

4. 第3実施の形態

図7は、本発明の第3実施の形態に関わるインピーダンス調整回路を示している。

[0075]

この実施の形態は、入出力インピーダンス調整回路に関する。この回路は、出力インピーダンストリミング部12と入力インピーダンストリミング部14を有する。この場合、1つの共通バイアス部11を、入力インピーダンストリミング部12と出力インピーダンストリミング部14とで共有することができる。

[0076]

回路動作については、第1実施の形態における動作と同じであるため、ここで は、省略する。

[0077]

5. 第4実施の形態

図8は、本発明の第4実施の形態に関わるインピーダンス調整回路を示している。

この実施の形態は、抵抗調整回路に関する。

[0078]

従来技術の第2例に示されている方法では、抵抗R0に対し、同じ抵抗値を有する抵抗R1~R8を並列に接続して、インピーダンスの調整を行っている。しかし、この方法では、バラツキ許容範囲を広げると、コード数が多くなる、高抵抗から低抵抗に広範囲に切り替えなければならないなどの問題があった。



[0079]

この実施の形態では、コードと抵抗値との関係は、S字カーブ又は折れ線カーブとなるため、広範囲なバラツキに対しても、少ないコードで、インピーダンスの調整を行うことができる。

[0080]

具体的には、例えば、従来技術の第2例における抵抗R0を55 Ω とし、抵抗R1及び抵抗R2を67 Ω とし、抵抗R3及び抵抗R4及び抵抗R5を100 Ω とし、抵抗R6を42 Ω とし、抵抗R7を33 Ω とする。このように、各抵抗の抵抗値に差を付けて、コードと抵抗値との関係をS字カーブ又は折れ線カーブとする。

[0081]

なお、調整に用いる抵抗値を変える場合、単純なシフトレジスタによるスイッチ制御ではなく、多段シフトレジスタの各段の出力に基づいて、1レベルの数を 検出し、その数によって、並列に接続される抵抗を選択するようなデコード回路 をさらに設けてもよい。

[0082]

6. 第5実施の形態

図9は、本発明の第5実施の形態に関わるインピーダンス調整回路を示している。

この実施の形態は、抵抗調整回路に関し、第1実施の形態で示した抵抗調整の 応用例である。

[0083]

LSIには、パッケージに寄生するリードフレーム抵抗、ボンディングワイヤ抵抗、ペレット内配線抵抗などが寄生するため、パッケージの外からインピーダンスを見ると、これらの抵抗が全て直列に繋がった形で見える。この実施の形態では、これらの寄生抵抗の全てを予め見込んで、インピーダンス模擬抵抗Rtrimの値を調整し、全ての寄生抵抗込みで、所望のインピーダンスになるように、インピーダンスの調整を行う。

[0084]



例えば、配線抵抗Rmetalを0.5 Ω 、ボンディングワイヤ抵抗Rbdgを0.3 Ω 、リードフレーム抵抗Rfrmを0.2 Ω とすれば、バッファの電源ピンから出力ピンまでの電流経路の全体を見た抵抗は、 $2\times(0.5\Omega+0.3\Omega+0.2\Omega)=2\Omega$ となる。

[0085]

このような場合、インピーダンス模擬抵抗Rtrimは、所望の抵抗値、例えば、 45Ω に対し 2Ω 程度低い値、 43Ω を狙って調整すればよいことになる。ただ、回路的に、インピーダンス模擬抵抗Rtrimを、この 43Ω を中心に切り替えるのは、余りにも煩雑である。

[0086]

この実施の形態では、抵抗R1を切り替えて、インピーダンス模擬抵抗Rtr imの調整範囲をシフトさせることができる。

[0087]

Rext:R1 = Rtrim:Rtとし、Rtrimを45Ωから43Ωに変えて調整したい場合は、R1を45/43の比だけ大きくすればよい。この場合、予め、予想される全ての寄生抵抗を加味して、R1を切り替え得るように、LSIパターンを用意しておき、R1を大きくしたり、小さくしたりすればよい。切り替えは、アナログスイッチやメタル層をマスタースライスで切り替えるなどの手法により行う。

[0088]

図10及び図11は、寄生抵抗を加味して、インピーダンス模擬抵抗Rtri mを切り替える場合におけるコードに対する抵抗変化の例を示している。

[0089]

これらの図に示すように、寄生抵抗が小さい場合には、インピーダンス模擬抵抗Rtrim1は、大きめの値、例えば、43Ωを中心に切り替えを行うことが可能であるし、寄生抵抗が大きい場合には、インピーダンス模擬抵抗Rtrim2は、小さめの値、例えば、40Ωを中心に切り替えを行うことが可能である。

[0090]

なお、パッケージが変わっても、この実施の形態によれば、インピーダンスを



一定に保つことができる。

[0091]

7. 第6実施の形態

次に、本発明の第6実施の形態に関わるインピーダンス調整回路について説明 する。

[0092]

この実施の形態は、上述の第5実施の形態の変形例である。つまり、図9において、高精度抵抗Rextの値は、必ずしも一つの値に決める必要はない、というものである。例えば、高精度抵抗Rextの抵抗値が12k Ω の場合には、抵抗R1の抵抗値は、2.4k Ω にする。また、高精度抵抗Rextの抵抗値が13k Ω の場合には、抵抗R1の抵抗値は、2.4k Ω から(13/12)×2.4k Ω 分だけ、大きくすればよい。つまり、2.6K Ω となる。

[0093]

なお、回路動作の説明については、省略するが、Rext:R1=Rtrim:Rtの関係は、維持される。

[0094]

このように、高精度抵抗 R e x t の値を変えても、インピーダンスを一定に保 つことができる。

[0095]

8. 第7実施の形態

次に、本発明の第7実施の形態に関わるインピーダンス調整回路について説明 する。

[0096]

この実施の形態は、上述の第5及び第6実施の形態を組み合わせたものである。このように、第5及び第6実施の形態を組み合わせれば、高精度抵抗Rext の抵抗値とパッケージに寄生する各種の抵抗の抵抗値とを、抵抗R1の抵抗値の切り替えによって補正することができる。つまり、高精度抵抗Rextの値を変えても、また、パッケージの種類を変えても、インピーダンスを一定に保つことができる。



9. 第8実施の形態

次に、本発明の第8実施の形態に関わるインピーダンス調整回路について説明 する。

[0098]

「この実施の形態は、上述の第5実施の形態において、内部基準電圧Vrefが所望の値からずれた場合の対応策に関する。例えば、内部基準電圧Vrefの狙い目が1. 2Vで、高精度抵抗Rextが12K Ω であるとする。この時、高精度抵抗Rextに流れる電流は、Vref/Rext=100 μ Aである。

[0099]

ここで、製造プロセスの変更などにより、内部基準電圧Vref が1.2Vから外れる場合がある。仮に、内部電源電圧Vref が1.25Vになったとすれば、高精度抵抗Rextに流れる電流は、 $125\mu A$ となり、Vr2も、抵抗R1の電圧降下の増大に合わせて高くなってしまう。

[0100]

このような場合は、抵抗R1を2つの部分に分け、その中点をVr1としてオペアンプOP1のマイナス入力端子に接続する。そして、その2つの部分のうち高精度抵抗Rextに繋がる部分(R1下)で、1.25V-1.2V=0.05V分の電位差を吸収する。また、抵抗R1の2つの部分のうちオペアンプOP1の出力端子に接続される部分(R1上)は、Rext:(R1下+R1上)=Rtrim:Rtの関係を満足するような抵抗値とする。

[0101]

このように、本実施の形態によれば、内部基準電圧Vrefにばらつきが生じても、動作電流については、常に一定とすることで、高精度に、Rtrimを調整することができる。

[0102]

10. まとめ

第1乃至第8実施の形態で説明したように、本発明の例に関わるインピーダンス調整回路によれば、以下の効果を奏する。

[0103]

- · CMOS LSIの通常工程で製造可能である。
- 外部抵抗が1つで済み、コスト的に有利である。
- ・ 外部高精度抵抗の値を変えても、インピーダンスを一定にすることができる。
- ・ パッケージが変わったり、LSIレイアウトが変わったり、寄生抵抗が変 わっても、インピーダンスを一定にすることができる。

[0104]

- ・ 調整のコードを増やすことが容易で、より高精度の調整が容易に実現できる。
- ・ 出力インピーダンスの調整は、ドライバを含めて行っているので、高精度 に行うことができる。
- ・ より広範囲のバラツキに対しても、製造歩留りを簡単に上げることができ る。
- ・ 回路要素を分解できるため、共通化したりすることが容易で、面積的に縮 小が可能である。

[0105]

このような効果を実現するための本発明の基本要素は、図12に示すようになる。本発明の概念としては、各抵抗素子の抵抗値に関し、Rext:R1=Rtrim:Rtの関係に最も近いRtrimを実現することにある。

[0106]

また、この概念の範囲において、以下のような変形が可能であることは言うまでもない。

- ・ パワーアンプの出力電流を強化するため、PチャネルMOSトランジスタ (電流ドライバ)を電源端子VDDに接続すること。
- ・ 同様に、NチャネルMOSトランジスタのソースフォロワを電源端子VD Dに接続すること。
- ・ 外部抵抗Rextの抵抗値に応じて抵抗R1の抵抗値を可変できるような形で、抵抗R1をLSI内に形成すること。

[0107]

- ・ コード制御回路を、多段シフトレジスタではなく、ラッチとコーダで構成 すること。
- ・ コード信号の取り得る状態を、調整可能バラツキ範囲/調整精度の関係で 加減すること。
- ・ 抵抗R1と抵抗Rtとの相対精度を良くするため、同一形状のユニット抵抗をLSI内で近接して配置すること。

[0108]

- ・ 基準電圧Vrefと電源電圧VDDとの関係を一定に保ち、回路全体の電源電圧VDDと接地電圧VGNDとの関係を逆転させること。
- ・ 外部抵抗Rextの値及び寄生抵抗に応じた抵抗R1の値の調整の代わりに、抵抗Rtの調整を行うこと。
- ・ 帰還系の抵抗Rtrimと実際の被インピーダンス調整回路(出力ドライバ部や入力抵抗部など)との間に一定の比率を持たせること。

[0109]

なお、この発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上記実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。

[0110]

【発明の効果】

以上、説明したように、本発明の例に関わるインピーダンス調整回路によれば、LSI製造プロセスのバラツキの影響を排除し、高精度のトリミングを実現すると共に、少ない外部部品で構成することにより、製造コストの低減を実現することができる。

【図面の簡単な説明】

【図1】

第1 実施の形態に関わるインピーダンス調整回路を示す図。

【図2】

コードと出力インピーダンスとの関係を示す図。

【図3】

SPICEによるシミュレーション結果を示す図。

【図4】

コード制御回路とインピーダンス模擬抵抗の例を示す図。

【図5】

インピーダンス調整時の動作波形を示す図。

【図6】

第2実施の形態に関わるインピーダンス調整回路を示す図。

【図7】

第3 実施の形態に関わるインピーダンス調整回路を示す図。

【図8】

第4 実施の形態に関わるコードと出力インピーダンスとの関係を示す図。

【図9】

第5 実施の形態に関わるインピーダンス調整回路を示す図。

【図10】

コードとインピーダンス模擬抵抗の抵抗値との関係を示す図。

【図11】

コードとインピーダンス模擬抵抗の抵抗値との関係を示す図。

【図12】

本発明の例に関わるインピーダンス調整回路の基本要素を示す図。

【図13】

従来のインピーダンス調整回路を示す図。

【図14】

従来のインピーダンス調整回路を示す図。

【図15】

従来のインピーダンス調整回路を示す図。

【図16】

従来のトリミング抵抗の例を示す図。

【図17】

コードとトリミング抵抗の抵抗値との関係を示す図。

【図18】

従来のインピーダンス調整回路を示す図。


【符号の説明】

11: 共通バイアス部、 12: 出力インピーダンストリミング部、 13: コード制御回路、 14: 入力インピーダンストリミング部、 P1: PチャネルMOSトランジスタ、 N1, N2: NチャネルMOSトランジスタ、 OP1, OP2: オペアンプ、 CMP: コンパレータ、 R1, Rto, Rti: 内蔵抵抗、 Rext: 外部高精度抵抗、 Rto trim, Rti trim: インピーダンス模擬抵抗。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【書類名】

要約書

【要約】

【課題】 製造バラツキの影響を排除し、高精度のトリミングを実現する。

【解決手段】 共通バイアス部11は、内蔵抵抗R1と外部抵抗Rextが直列接続される直列回路と、第1入力端子に基準電圧Vrefが入力され、第2入力端子がノードVr1に接続され、出力端子が直列回路に接続されるオペアンプOP1とから構成される。インピーダンストリミング部12は、内蔵抵抗Rtoとインピーダンス模擬抵抗Rtotrimが直列接続される直列回路と、第1入力端子がノードVr1に接続され、第2入力端子がノードVto1に接続されるコンパレータCMPと、コンパレータCMPの出力信号をクロック信号CLKでラッチし、複数の切り替えコードを生成するコード制御回路13と、インピーダンス模擬抵抗Rtotrimの抵抗値を切り替える回路とから構成される。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由] 住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

2. 変更年月日

2003年 5月 9日

[変更理由]

名称変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

出願人履歴情報

識別番号

[301063496]

1. 変更年月日

2001年11月28日

[変更理由]

住所変更

住 所

神奈川県川崎市幸区堀川町66番地2

氏 名

東芝アイティー・ソリューション株式会社